シスコサポートコミュニティ
キャンセル
次の結果を表示 
次の代わりに検索 
もしかして: 

ISR4451-X のアーキテクチャ #1

このドキュメントでは ISR シリーズルータの最新機種である ISR4451-X の内部構造を、従来の ISR と比較しながら簡単にご紹介します。

 

始めに ISR G2 の内部構造は以下のようなものです。

ISR G2 HW 構成図

パケット転送は一部の例外を除いて割り込みレベル、ルーティングプロトコルの処理やルータ自身のシステムを運用するための処理などはプロセスレベルでそれぞれ行われます。これらは共に CPU が処理を行います。

モジュールのインターフェイスを経由するパケットは、場合によっては MGF(Multi Gigabit Fabric) 間でスイッチングされますが、CPU でのプロセス処理が必要なものやルーテッドポートから送出されるものは CPU の割込み処理が介在します。

このようにルータが受信したパケットの処理には殆どの場合 CPU が介在します。

 

これに対して ISR4451-X の内部構造は以下のようになっています。

ISR4451-X HW 構成図

ISR G2 の内部構造と比較すると、ISR4451-X は CPU の他に FFP(Feature and Forwarding Processor)を搭載しています。

FFP はマイクロコードで動作しています。CPU がルーティングプロトコル、設定した feature などから FFP が利用できる形のデータを生成し、FFP にダウンロードします。これを使用しパケットの転送処理が行われます。

 

ISR4451-X ではインターフェイスと CPU の間に直接的なデータパスがないため、受信、送信に関わらず全てのパケットは FFP を経由します。

ルーティングプロトコルの制御パケット、SNMP の request など、プロセス処理が必要なパケットは FFP での処理の過程でそのように判断が行われ CPU へ転送されます。

ISR4451-X 自身が生成するパケットも一旦 FFP に送られた後に送出されます。

 

このように、コントロールプレーン(プロセス処理)とデータプレーン(パケット転送)が分離できるため、ISR4451-X では従来型の ISR シリーズルータに比較して高いパフォーマンスを実現することができます。

なお、ISR4451-X においても MFG の使われ方は ISR G2 と同様になります。

 

※ MFG についてはこちらのドキュメントを参照下さい。

※※FFP は ASR1000シリーズルータにおける QFP に相当するものになります。

259
閲覧回数
0
いいね!
0
コメント